Etiqueta: programación de la plaqueta DE1

Lección 5.V25.3. Sintetizando el circuito en la plaqueta DE1 de Altera.

En este video muestro el efecto de ejecutar el circuito sintetizado en la FPGA Cyclone II de la plaqueta DE1 de Altera y manejando los interruptores, el display de 4 dígitos de 7 segmentos y un LED. Uso el modo de programación JTAG. Tengo instalado el driver USB-Blaster de Altera.

Para los que usan la plaqueta, hay un interruptor RUN/PROG, que cuando se usa el modo JTAG tiene que estar en la posición RUN.
Imparto el curso VHDL de nivel inicial completo (o sea incluyendo dispositivos secuenciales) y con prácticas sobre la plaqueta DE1, en Buenos Aires.
Puedes ver el código en mi post Lección 5. VHDL descripción estructural.  http://susycursos.com/blog/page/3/ A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. http://susycursos.com/contactame/

Lección 5.V25.2. Hardware sintetizado y efectos de eliminación de una señal de la descripción.

En este video analizo el RTL y el Technology Map Viewers comparándolos con la descripción VHDL y explicando que son los LE (Logic Element) y la LUT ( look-up-table) y cómo verlos en el Technology Map. Modifico la descripción eliminando una señal y muestro los efectos sobre el hardware sintetizado y los tiempos de propagación de las señales. Muestro las etapas del diseño CAD. Muestro como se asignan las patas. Explico la diferencia entre programar y configurar. Muestro cómo se usa el programador del Quartus II, para configurar la FPGA. Archivo de extensión SOF para bajar a la SRAM del Cyclone II.
Puedes ver el código en mi post Lección 5. VHDL descripción estructural.  http://susycursos.com/blog/page/3/ A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. http://susycursos.com/contactame/


Análisis el RTL y el Technology Map Viewers