Lección 7.V29.1. Testbench para el decodificador de 3 a 8 con habilitación.

En este video te explico cómo escribir un banco de pruebas (testbench) para un decodificador de 3 a 8 con entrada de habilitación. Uso el ModelSim de Intel-Altera, versión 10.5b. Muestro las formas de ondas generadas. Te explico cómo dar por terminada la simulación y cómo cerrar el proyecto.
A través de “contactame” https://susycursos.com/contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.

Testbench de un decodificador de 3 a 8 con habilitación. parte del cuerpo de la arquitectura.

Lección 2.V9. Netlist Viewers del Quartus II: RTL Viewer y Technology Map Viewer

En este video te muestro los Netlist Viewers del Quartus II: RTL (Register Transfer Level), Technology Maps y Technology Maps (post-Mapping). Quién los genera, algunas caracterísiticas y usos.

 

Lección 2.V8. Simulación del decodificador de 3 a 8.

En este video te muestro cómo simular el comportamiento de un decodificador de 3 entradas a 8 salidas. Vemos cómo generar la entrada de habilitación para que habilite al decodificador y lo inhabilite durante algunos pulsos. Qué estímulos conviene dar a las señales de entrada. Y particularidades del editor del simulador. Puedes ver el código en mi post Lección 2. VHDL por comportamiento. https://susycursos.com/blog/page/6/. A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice.  https://susycursos.com/contactame/

Lección 2.V7. Descripción de un decodificador de 3 a 8 con habilitación.

Con este video inicio la Lección 2, que corresponde a descripciones VHDL de dispositivos combinacionales de propósitos generales o MSI. Describo un decodificador de 3 entradas a 8 salidas activas en alto, con entrada de habilitación también activa en alto. Uso las sentencias with-select para generar la tabla de verdad y las sentencias when else para poner la condición de habilitación. Uso when-others para cubrir todos los casos y la expresión (others =>’0′) para generar un std_logic_vector en 0 sin tener que conocer la dimensión del vector (el software ya posee esa información). Puedes ver el código en mi post Lección 2. VHDL por comportamiento. https://susycursos.com/blog/page/6/. A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice.  https://susycursos.com/contactame/

Lección 2. VHDL por comportamiento.

Circuitos combinacionales particulares. En estos ejemplos uso los diferentes estilos, en cada caso el más apropiado.

1. Decodificador de 3 entradas a 8 salidas.

2. Multiplexor de 4 canales.

3. Codificador de 4 canales a 2.

4. Conversor de código BCD natural a BCD Aiken.