Descripción y simulación de un sumador binario genérico de magnitudes de N bits. Uso el package numeric_std para cambiar el tipo de datos a unsigned para así de poder realizar la suma. Recuerdo que no existe el casting de un std_logic a unsigned, hay que transformarlo en un std_logic_vector de un solo elemento. Cambio el largo de un vector concatenándole un ‘0’ adelante. Puedes ver el código en mi post Lección 3. VHDL por comportamiento. http://susycursos.com/blog/page/6/. A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. http://susycursos.com/contactame/
Etiqueta: concatenación
Lección 1.V6. Descripción de una tabla de verdad comprimida con punteros.
En este video te explico cómo describir una compuerta AND de 2 entradas con una tabla de verdad en forma comprimida mediante un puntero. Mantengo la entidad de los diseños anteriores, genero un vector con las dos entradas para lo cual las tengo que concatenar, como ya vimos en un ejemplo anterior. Y defino una “signal” de tipo “std_logic_vector”. Para hacer el “casting” incorporo un nuevo package: “numeric_std“. Defino una constante en la parte declarativa de la arquitectura y muestro cómo se hace un “casteo“. Puedes ver el código en mi post Lección 1. VHDL por comportamiento. http://susycursos.com/blog/page/6/. A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. http://susycursos.com/contactame/
Lección 1.V5. Simulación de la AND2 usando vectores.
En este video te muestro qué sucede si hacemos simulación “timing” en lugar de “functional”. Vemos cómo influyen los tiempos de propagación de las señales en un dispositivo real y por qué usamos la simulación “functional” para poder analizar la lógica de nuestro diseño o sea el comportamiento ideal, en un dispositivo con tiempo de propagación nulo. Después te muestro cómo agrupar señales para usarlas como elementos de un vector. Puedes ver el código en mi post Lección 1. VHDL por comportamiento. http://susycursos.com/blog/page/6/. A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. http://susycursos.com/contactame/
Lección 1.V4. Descripción de una tabla de verdad con with-select.
En este video te explico cómo describir el comportamiento de una compuerta AND de 2 entradas como tabla de verdad usando las sentencias with-select que son las adecuadas para definir tablas. Mantengo la entidad de los diseños anteriores, genero un vector con las dos entradas para lo cual las tengo que concatenar. Y defino una “signal” de tipo “std_logic_vector”. Puedes ver el código en mi post Lección 1. VHDL por comportamiento. http://susycursos.com/blog/page/6/. A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. http://susycursos.com/contactame/