En este video continuo con el ejemplo que estábamos analizando de la simulación de la compuerta AND de 2 entradas, te muestro cómo realizar la simulación creando las formas de las señales. Te familiarizo con el ModelSim explicándote cómo se realiza una nueva simulación cuando se hace alguna modificación, cómo se pueden medir tiempos usando dos cursores y cómo mostrar toda la simulación en el ancho de la ventana (usando la lupa azul).
A través de “contactame” http://susycursos.com/contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.
Etiqueta: bancos de prueba
Lección 6.V26. VHDL para síntesis y para simulación.
En este video te explico la diferencia entre VHDL para síntesis y para simulación. Qué son los bancos de prueba o “testbenchs”. Te cuento que a partir de ahora voy a hacer screencast de testbenchs o sea programas en VHDL para probar las descripciones VHDL que vimos y también vamos a ver las simulaciones. Vas a necesitar descargar el ModelSim que viene con el SP del Quartus II, eso te lo explico en el próximo screencast.