Curso de VHDL (blog) – Página 3 – Susana Canel. Curso de VHDL

Lección 17.V117. Testbench con una función declarada dentro del código.

En este video te explico cómo modificar el código del conversor BCD binario natural a BCD Aiken para generar una función que se ubicará dentro del mismo código. Te explico las características de las funciones del lenguaje VHDL.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en http://susycursos.com/contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

Lección 16.V116. Testbench: que usa archivos y datos string y std_logic_vector. Conversión de datos.

En este video te explico el testbench para el conversor de BCD binario natural a código BCD Aiken (contempla la posibilidad de que haya valores que no correspondan a un BCD binario natural válido). Uso archivos para la lectura de los datos y la escritura de los resultados. Los datos serán leídos desde el archivo de entrada, usando el tipo de datos “string” para posteriormente convertirlos al tipo “std_logic_vector”. Te muestro el archivo de entrada, con los datos que incluyen valores que no corresponden a un BCD binario natural válido. Convierto los subíndices que varían e n forma creciente (1 a 4) en otros en forma decreciente (de 3 a 0). Te comento porqué no uso el package de Synopsys. Puedes consultar sobre el problema de compatibilidad en:

http://ghdl.free.fr/ghdl/IEEE-library-pitfalls.html

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

Lección 16.V115. Testbench: archivos con datos de tipo bit_vector, problemas detectados.

En este testbench uso un archivo con datos de entrada de tipo bit_vector. Te muestro qué inconveniente surge usando estos tipos de datos y porqué hay que usar tipos std_logic_vector. Convierto los bit_vector a std_logic_vector. Te explico porqué aparece el siguiente warning: (assertion warning): NUMERIC_STD.: metavalue detected, returning FALSE. Muestro el siguiente error y explico porqué se produjo. (assertion failure): bit_vector read failure.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

Lección 16.V114. Utilizando el shell Bash para generar el archivo de entrada al testbench.

En este video te muestro cómo utilizar el Bash para generar el archivo de entrada al testbench que prueba el multiplicador de enteros de 8 bits. Se logra generar todas las combinaciones de enteros de 8 bits de manera que, para este caso particular, la prueba es exhaustiva. https://www.gnu.org/savannah-checkouts/gnu/bash/manual/bash.html https://linux.die.net/man/1/seq

Lección 16.V113. Testbench. Genera archivo de salida de formato compatible con planilla electrónica.

En este video muestro cómo obtener un archivo de salida con el formato compatible con una planilla electrónica, por ejemplo Microsoft Office Excel. Se trata de una modificación del testbench que expliqué en el video anterior. Si te parece útil la explicación no te olvides de darle un clic a “me gusta” y a la campanita ¡Gracias! Para contactarme entrá a mi sitio Web: http://susycursos.com. Puedes solicitarme a través de http://susycursos.com/contactame/ los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto.

Lección 16.V112. Testbench manejo de archivos, 2da. parte. Poniendo prolijo el archivo de salida.

Te muestro las modificaciones que hice con respecto al testbench de manejo de archivos del video anterior para poner prolijos los datos en el archivo de salida, “productos.txt”. Usé el tipo de datos “character LT” (line feed) para saltar un renglón. Usé los argumentos opcionales del “procedure write”. Usé un lazo “while loop” para calcular el número de caracteres de un número entero. Cambié los operandos en el archivo de entrada “factores.txt” de manera de considerar valores extremos. Te muestro cómo responde el testbench cuando hay un dato erróneo y cuando hay un error en la descripción.

Lección 16.V111. Testbench que usa archivos para leer los datos y para escribir los resultados.

En este video explico cómo hacer un testbench que lea los operandos y el valor esperado de un producto de números enteros desde un archivo de texto. Y luego escriba los operandos y el producto en otro archivo agregándole previamente un título y encabezamiento de las columnas. Te cuento qué package es necesario agregar, qué nuevos tipos (type) es necesario definir (file, text, line) y qué funciones y procedimientos del package uso. También te explico de qué modo pueden ser los archivos y qué estados pueden tener. Y qué es un filehandle. Se trata de un nuevo testbench para la descripción de un dispositivo que realiza el producto de dos operandos (en un videos anterior habíamos visto un testbench con dos lazos “for” anidados).

testbench con archivos, package std.textio,use std_textio.all,library std, file text,read_mode, write_mode, append_mode, file_open, file_close, file_open_status, filehandle, open_ok, status_error, name_error, mode_error, writeline, readline, while not loop, endfile, variable, string', string' attribute, lenght' attribute, read procedure, write procedure, readline procedure, type line, type text, std_imput, std_output, nivel inicial, curso, vhdl,

Lección 15.V110. Descripción, testbench y simulación: sumador serie de los N primeros números naturales.

Te muestro una aplicación del sumador serie para sumar los N primeros números naturales. Hice pequeñas modificaciones al sumador serie que habíamos analizado para que fuera más flexible. Te muestro las diferencias con el código anterior. Luego te explico el testbench. Uso un ciclo for…loop para generar los operandos que sucesivamente le introduzco a la señal b_i. Para finalizar mostrándote la simulación en el GTKWave.

Lección 15. V109. En la plaqueta muestro qué pasa cuando se elimina el estado “espera_liberación”. Testbench antirrebote y simulación.

Te muestro en la plaqueta qué sucede cuando no se tiene en cuenta el estado que llamé “espera_liberación”. Y luego el testbench y la simulación. Para hacer más clara la simulación con el GTKWave, cambié en la descripción los valores máximos de las cuentas de manera de obtener una demora del orden de los ns, compatible con el periodo de la señal de clock. También agregué un contador3 que cuenta los pulsos de la señal de clock. Te explico el testbench y lanzo la simulación utilizando el GTKWave. Analizo el resultado de la simulación.

Lección 15.V108. Descripción de una máquina de estado antirrebote (debouce). Ejecución en la plaqueta DE1.

Explico una máquina de estados que resuelve el problema del rebote de los interruptores y luego el código para implementarla. Genero, state machine, con la herramienta tools, netlist viewers del Quartus II, comprobando el diseño de la máquina de estados. Uso pin planner para la asignación de terminales. Bajo la descripción, en formato .sof, a la RAM de la FPGA Cyclone II de la plaqueta DE1 de Altera. Acciono el interruptor y el reset para comprobar el correcto funcionamiento. Con cada acción vemos que los 4 leds muestran el incremento de una cuenta en binario. Te muestro todo el proceso de programación de la plaqueta.