Lección 18.V126.Diseño estructural, sumador serie, divisor de frecuencia, antirrebote, conversores de binario a BCD y de BCD a 7segmentos.

En este video completo el diseño estructural de un sumador serie, instanciando los módulos: divisor de frecuencia, antirrebote, sumador serie, conversor de binario natural a dos dígitos BCD empaquetados (en 8 bits) y conversor de BCD a 7 segmentos. Te muestro el correcto funcionamiento en la plaqueta DE1 de Altera. Las entradas las realizo a través de interruptores y las salidas a través de LEDs y de un display de 4 dígitos de 7 segmentos. Muestro también el circuito esquemático generado por Tools, Netlist Viewera, RTL Viewer del Quartus II, comprobando el correcto instanciado de los módulos.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en https://susycursos.com/contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *