Lección 18.V125. Diseño estructural: divisor de frecuencia, anti rebote, sumador serie. Ejecución.

En este video te explico el siguiente bloque del diseño estructural, el que contiene los módulos del divisor de frecuencia, del anti rebote y del sumador y usa LEDs para ver las salidas. Además uso el RTL Viewer de la herramienta Tools, Netlist Viewera del Quartus II, para verificar el circuito sintetizado y la máquina de estados del módulo del sumador serie. Luego programo la plaqueta DE1 de Altera y verifico el correcto funcionamiento del hardware sintetizado.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en https://susycursos.com/contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *