Lección 18.V123. Testbench del 1er. bloque del sumador serie. Análisis de la simulación.

En este video te explico el testbench para probar el 1er. bloque del sumador serie, que está compuesto por el divisor de frecuencia y el antirrebote. Simulo con el GTKWave, analizo las señales y te muestro cómo descubrí que tenía que usar un reset asincrónico para el antirrebote.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en http://susycursos.com/contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *