Lección 15.V103. Testbench y simulación del sumador serie. Uso ghdl y gtkwave para simular.

En este video te muestro el testbench para el sumador serie de 4 bits, analizando el esquema del sumador y luego lo simulo. Vemos los desplazamientos de los bits en los registros y cómo después de 4 ciclos de reloj se obtiene el resultado de la suma en uno de ellos y se recupera el operando en el otro. Verifico para dos sumas, con y sin bit de acarreo final.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en https://susycursos.com/contactame/.

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *