Lección 6. VHDL para síntesis y para simulación.

Lección 6.V26. VHDL para síntesis y para simulación.

En este video te explico la diferencia entre VHDL para síntesis y para simulación. Qué son los bancos de prueba o “testbenchs”. Te cuento que a partir de ahora voy a hacer screencast de testbenchs o sea programas en VHDL para probar las descripciones VHDL que vimos y también vamos a ver las simulaciones. Vas a necesitar descargar el ModelSim que viene con el SP del Quartus II, eso te lo explico en el próximo screencast.

Deja un comentario

Tu dirección de correo electrónico no será publicada.